반도체 기업의 기술력은 칩 안에서 전기 회로들이 다니는 길인 ‘선폭’을 얼마나 더 좁게 구현하느냐로 평가된다. 이때 사용하는 단위가 나노미터(nm)다. 1나노는 머리카락 굵기의 10만분의 1 수준이다. 미세공정을 실현해 작은 면적에 더 많은 회로를 그릴 수 있으면, 한 장의 웨이퍼(원형의 반도체 기판)로 찍어낼 수 있는 제품 수도 늘어난다. 생산성과 성능을 높이면서 반도체 크기를 줄일 수 있는 것이다.
예컨대 스마트폰에 탑재하는 반도체 크기와 전력소모를 줄이면, 그만큼 더 얇으면서 오래가는 고성능 제품을 만들 수 있다. 나노미터 숫자를 두고 반도체 기업이 치열한 경쟁을 펼치는 이유다. 삼성전자는 3나노 공정을 적용한 고성능 컴퓨팅(HPC, High-Performance Computing)용 시스템 반도체를 초도 생산한 데 이어 모바일 시스템온칩(SoC), 인공지능, 빅데이터 등으로 적용 영역을 넓히겠다고 밝혔다.
Gate-All-Around(GAA) 차세대 트랜지스터 기술 최초 상용화
게이트올어라운드(GAA)는 삼성전자가 대만 TSMC를 추격하기 위해 준비한 게임체인저로, 반도체 트랜지스터 구조를 혁신한 기술이다. 트랜지스터는 반도체를 구성하는 핵심 소자 중 하나로, 전류의 흐름을 컨트롤하는 역할을 한다.
트랜지스터를 구성하는 게이트(Gate, 위 이미지 참조)에 전압을 가하면, 소스(Source)와 드레인(Drain)으로 전류가 흐르면서 제품이 동작한다. 업계 간 초미세공정이 펼쳐지면서 이같은 트랜지스터 또한 작아져야만 했는데, 트랜지스터 크기를 줄일수록 소스와 드레인 사이 거리도 그만큼 가까워진다. 이 때문에 게이트가 제 역할을 하지 못하고 누설전류를 발생시키는 단채널(Short Channel) 현상이 나타난다. 이런 문제를 해결하기 위해 삼성전자는 게이트와 전류가 흐르는 통로인 채널이 3면에서 맞닿는 3차원 구조의 공정기술 ‘핀펫 트랜지스터’를 개발해 평면구조의 한계를 극복한 바 있다. 이러한 핀펫 공정은 현재 5나노 공정에서 활용되고 있지만, 4나노 이하에서는 핀펫 구조로도 동작 전압을 더는 줄일 수 없다. 차세대 3나노 이하 공정에 적용할 새로운 트랜지스터 구조 혁신이 필요했던 이유다.
삼성전자는 채널의 3개면을 감싸는 기존 핀펫 트랜지스터 구조를 다시 한번 혁신해 전류가 흐르는 통로인 채널의 아랫면까지 4면을 모두 게이트가 둘러싸는 GAA 기술을 구현했다. 이 구조를 적용하면 게이트의 면적이 넓어지면서 전류 흐름을 세밀하게 제어할 수 있기 때문에 앞서 언급한 핀펫 트랜지스터의 한계를 극복할 수 있다. 그만큼 데이터 처리 속도와 전력 효율을 높일 수 있어, 파운드리 업계의 판도를 뒤집을 기술로 평가받았다.
투자의 씨앗 결실로 돌아올 시기 임박
삼성전자가 조 단위로 뿌린 투자의 씨앗은 2024년께 본격적인 결실로 돌아올 것으로 보인다. 시장조사업체 옴디아는 3나노 기반 매출이 올해부터 발생해 2024년께 5나노 공정 매출을 넘어설 것으로 전망했다. 2025년까지 관련 수요가 연평균 85% 수준으로 폭증할 것이란 분석을 덧붙였다.
최시영 삼성전자 파운드리사업부장 사장은 “자사의 GAA 기반 3나노 기술은 인공지능과 빅데이터, 5G 등 고성능과 저전력을 요구하는 차세대 반도체 양산에 적극 활용될 전망”이라며 “이번 고성능 컴퓨팅(HPC, High-Performance Computing)용 시스템 반도체 초도 생산에 이어 향후 모바일 시스템온칩(SoC) 등으로 기술 적용을 확대해 차세대 파운드리 시장을 주도할 것”이라고 포부를 밝혔다.
동아닷컴 IT전문 김동진 기자 (kdj@itdonga.com)
-
- 좋아요
- 0개
-
- 슬퍼요
- 0개
-
- 화나요
- 0개
댓글 0