美서 파운드리 포럼 개최… 차세대 3나노 GAA공정 공개
14일(현지 시간) 미국 샌타클래라에서 열린 ‘삼성 파운드리 포럼 2019’에서 삼성전자 파운드리 사업부 정은승 사장이 기조연설을 하고 있다. 삼성전자 제공
삼성전자가 14일(현지 시간) 미국 캘리포니아 샌타클래라에서 ‘삼성 파운드리 포럼’을 열고 팹리스(반도체 설계전문) 고객사들에게 차세대 ‘3nm(나노미터·1nm는 10억분의 1m) GAA(Gate-All-Around)’의 공정 설계 키트를 배포했다.
GAA는 현재의 3차원 입체구조로 반도체를 설계하는 공정인 ‘핀펫’ 이후 미래 시스템 반도체의 구조적 혁신을 가능하게 할 새로운 반도체 기술로 꼽힌다. 전류가 흐르는 통로(채널) 전체를 전류를 제어하는 게이트가 둘러싸고 있어 앞면과 양옆의 3개 면만 감싸는 지느러미 모양의 핀펫 구조에 비해 전류의 흐름을 더 세밀하게 제어할 수 있다.
모바일뿐 아니라 인공지능(AI), 5세대(5G) 이동통신, 전장, 사물인터넷(IoT) 등 고성능과 저전력을 요구하는 차세대 반도체 제조에 적극 활용될 것으로 전망된다. 기존 핀펫에서 GAA로의 기술 전환이 반도체를 제조하는 파운드리 시장에서 중요한 분기점으로 여겨지는 이유다.
삼성전자는 현재 개발 중인 GAA 공정을 내년 하반기(7∼12월) 마무리 짓고, 2021년 수주를 받기 시작해 차세대 3나노 공정으로 양산을 시작한다는 계획을 세운 것으로 알려졌다.
삼성전자는 지난해 포럼에서 극자외선(EUV) 장비를 활용한 차세대 3나노 공정에 GAA 기술을 도입하겠다고 밝힌 이후 올해는 공정 설계 키트를 배포하며 속도를 내고 있다. 공정 설계 키트는 파운드리 회사의 제조공정에 최적화된 설계를 지원하는 데이터 파일이다. 팹리스 업체는 이를 통해 제품 설계를 보다 쉽게 할 수 있어 시장 출시까지 소요 기간을 단축하고 경쟁력을 높일 수 있다. 삼성전자가 이날 배포한 공정은 최신 양산 공정인 7나노 핀펫 대비 칩 면적을 45%가량 줄일 수 있어 50%의 소비전력 감소와 약 35%의 성능 향상 효과가 기대된다.
삼성전자는 올해 말까지 4나노 공정 개발을 마무리 짓고 2021년부터 3나노 공정으로 양산을 시작해 경쟁사보다 미세공정 개발 속도도 앞당긴다는 목표다. TSMC는 2021년에 5나노 플러스 공정을 양산하기로 한 것으로 알려졌다.
특히 삼성전자는 3나노 공정에서 자체적으로 개발한 차세대 트랜지스터 구조인‘MBCFET(Multi Bridge Channel FET)’ 기술을 통해 차별화된 이점을 팹리스 고객사들에게 제공할 계획이다. 기존 가늘고 긴 와이어 형태의 GAA 구조를 한층 더 발전시켜 종이처럼 얇고 긴 모양의 나노시트를 적층하는 방식이다.
파운드리 포럼은 매년 삼성전자의 파운드리 기술과 로드맵을 소개하기 위해 열리는 행사다. 올해는 시스템반도체에 대규모 투자를 발표한 직후 이뤄진 행사라 업계에서도 관심을 모았다. 이번 포럼에는 글로벌 팹리스 고객과 파트너사 800여 명이 참가해 AI와 5G, 자율주행, IoT 등 4차 산업혁명 시대를 주도할 반도체 기술을 공유했다.
김지현 기자 jhk85@donga.com